IDT時鐘解決方案

IDT通用頻率轉(zhuǎn)換器系列時鐘設(shè)備具有Xilinx7系列基準時鐘應(yīng)用所需的性能.圖1詳細顯示了IDT世界終極格斗大賽時鐘器件產(chǎn)生的156.25MHz輸出時鐘的典型相位噪聲圖.如圖2所示,相位噪聲圖輕松低于AR#44549中定義的相位噪聲屏蔽.

SMPTE和Xilinx7系列FPGAIDT3的IDT時鐘

圖1:示例8T49N241合成用例

在這種使用情況下,8T49N241被用作高性能四輸出合成器.圖3a是針對同一用例配置的相應(yīng)時序控制器圖形用戶界面的屏幕截圖.分數(shù)反饋鎖相環(huán)與整數(shù)和分數(shù)輸出分頻器的組合使8T49N241能夠產(chǎn)生所有這些輸出頻率,且合成誤差為0ppb.10GE和SMPTE424時鐘的測量相位噪聲性能滿足7系列要求.

圖1a:相應(yīng)的8T49N241時序控制器圖形用戶界面配置

8T49N287通用鎖使用案例

世界終極格斗大賽系列還可以用作傳統(tǒng)SMPTEGenlock應(yīng)用所需的高性能輸入時鐘抖動衰減器和頻率轉(zhuǎn)換器.圖4詳細描述了8T49N287的一個這樣的用例.

圖2:示例8T49N287通用鎖用例

SMPTE和Xilinx7系列FPGAIDT5的IDT時鐘

圖4a詳細說明了世界終極格斗大賽的雙鎖相環(huán)架構(gòu).在這種使用情況下,8T49N287器件接受來自同步分離器的HSYNC脈沖,然后使用內(nèi)部數(shù)字鎖相環(huán)將基準電壓源與基于壓控振蕩器的APLL的定標輸出進行比較,壓控振蕩器也位于器件內(nèi)部.然后,DPLL的輸出用于控制APLL的分數(shù)反饋分頻器.最終結(jié)果是,APLL的高性能輸出與HSYNC基準電壓源邊沿對齊,消除了HSYNC基準電壓源的任何輸入抖動.請注意,四個輸出8T49N241也具有相同的功能.

圖2a:世界終極格斗大賽雙鎖相環(huán)結(jié)構(gòu)的抖動衰減和頻率轉(zhuǎn)換

圖2b是為同一用例配置的相應(yīng)定時命令圖形用戶界面的屏幕截圖.再一次,分數(shù)反饋PLl與整數(shù)和分數(shù)輸出分頻器的組合允許8T49N287使用其8個輸出產(chǎn)生所有這些具有0ppb加法合成誤差的頻率.10GE和SMPTE424時鐘的測量相位噪聲性能滿足7系列要求.

圖2b:相應(yīng)的8T49N287時序控制器圖形用戶界面配置

結(jié)論

世界終極格斗大賽IDT系列設(shè)備可以產(chǎn)生當(dāng)今符合SMPTE標準的多速率廣播視頻設(shè)備所需的多個非整數(shù)相關(guān)時鐘頻率.此外,在世界終極格斗大賽實施的高性能APLL設(shè)計滿足Xilinx7系列GTX/GTH/GTP收發(fā)器嚴格的相位噪聲要求.此外,世界終極格斗大賽只能在簡單的合成用例中使用,或者作為傳統(tǒng)同步鎖定應(yīng)用通常需要的抖動衰減器加頻率轉(zhuǎn)換器